

MENU

SEARCH

INDEX

DETAIL

BACK

2/2



# JAPANESE PATENT OFFICE

# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11017129

(43)Date of publication of application: 22.01.1999

(51)Int.Cl.

H01L 27/10 H01L 21/28 H01L 27/108 H01L 21/8242 H01L 29/78

(21)Application number: 09169135

(71)Applicant:

HITACHI LTD

(22)Date of filing: 25.06.1997

(72)Inventor:


YOSHIDA MAKOTO KUMAUCHI TAKAHIRO TADAKI YOSHITAKA

(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To realize higher integration and higher performance of a logic hybrid DRAM.

SOLUTION: After a gate electrode FG1n of an n-channel MISFET Qn and a gate electrode FG1P of a p-channel MISFET Qp of a logic part are formed, a silicide layer 14 is formed on the surfaces of source regions and drain regions of the n-channel MISFET Qn and the p-channel MISFET Qp of the logic part. Then, after a gate electrode FG2n of a memory cell selection MISFET of a DRAM part memory cell is formed, first contact holes 20 extended to a source region and a drain region of the memory cell selection MISFET of the DRAM part memory cell are formed. Then, a silicide layer 21 is formed on the surfaces of the source region and the drain region of the memory cell selection MISFET exposed at the bottoms of the first contact holes 20.





### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office



#### (19)日本国特許庁 (JP)

(51) Int.Cl.6

# (12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

# 特開平11-17129

(43)公開日 平成11年(1999)1月22日

H01L	27/10	461 301	HO1L	27/10	/10 461		
	21/28			21/28	301S		
	27/108 21/8242		2	27/10	681	. <b>F</b>	
			2	29/78	301G		
	29/78						
			審査請求	未請求	請求項の数10	OL	(全 19 頁)
(21)出顧番	<del></del>	特顏平9-169135	(71)出顧人	0000051	.08		
				株式会社	吐日立製作所		
(22)出願日		平成9年(1997)6月25日		東京都	<b>千代田区神田駿</b> 海	[台四]	厂目6番地
			(72)発明者	吉田 1	成		
				東京都科	青梅市今井2326都	地 杉	<b>朱式会社</b> 日立
				製作所	デバイス開発セン	/夕内	
			(72)発明者	熊内	<b>奎宏</b>		
•				東京都智	青梅市今井2326番	地 杉	<b>未式会社日立</b>
				製作所う	デバイス開発セン	/夕内	
			(72)発明者	只木 🗸	▲芳▼▲隆▼		
				東京都肯	肾梅市今井2326番	地 杉	<b>k式会社日立</b>
				製作所え	デパイス開発セン	夕内	
			(74)代理人	弁理士	筒井 大和		

## (54) 【発明の名称】 半導体集積回路装置の製造方法


識別記号

### (57)【要約】

【課題】 ロジック混載DRAMの高集積化および高性 能化を実現することができる技術を提供する。

【解決手段】 ロジック部のnチャネル型MISFET Qnのゲート電極FGlnおよびpチャネル型MISFE TQpのゲート電極FGlpを形成した後、ロジック部のnチャネル型MISFETQnおよびpチャネル型MISFETQnおよびpチャネル型MISFETQnおよびpチャネル型MISFETQnおよびpチャネル型MISFETQnおよびpチャネル型MISFETQnおよびpチャネル型MISFETQnおよびpチャネル型MISFETQnおよびpチャネル型MISFETQnおよでに、DRAM部メモリセルのメモリセル選択用MISFETのソース領域、ドレイン領域に達する第1のコンタクトホール20を形成し、次いで、上記第1のコンタクトホール20の底に露出したメモリセル選択用MISFETのソース領域、ドレイン領域の表面にシリサイド層21を形成する。

#### **Ø** 10



#### 【特許請求の範囲】

【請求項1】 ロジックとDRAMが混載されたロジッ ク混載DRAMにおいて、ロジック部のMISFETお 「よびDRAM部メモリセルのメモリセル選択用MISF ETを形成する半導体集積回路装置の製造方法であっ て、ロジック部のMISFETのゲート電極とDRAM 部メモリセルのメモリセル選択用MISFETのゲート 電極とは異なる製造工程で形成されることを特徴とする 半導体集積回路装置の製造方法。

【請求項2】 ロジックとDRAMが混載されたロジッ ク混載DRAMにおいて、ロジック部のMISFETお よびDRAM部メモリセルのメモリセル選択用MISF ETを形成する半導体集積回路装置の製造方法であっ て、ロジック部のMISFETのゲート電極とDRAM 部メモリセルのメモリセル選択用MISFETのゲート 電極とは異なる製造工程で形成され、ロジック部のM I SFETのソース領域、ドレイン領域の表面に設けられ るシリサイド層とDRAM部メモリセルのメモリセル選 択用MISFETのソース領域、ドレイン領域の表面に 設けられるシリサイド層とは異なる製造工程で形成され 20 ることを特徴とする半導体集積回路装置の製造方法。

【請求項3】 ロジックとDRAMが混載されたロジッ ク混載DRAMにおいて、ロジック部のMISFETお よびDRAM部メモリセルのメモリセル選択用MISF ETを形成する半導体集積回路装置の製造方法であっ て、(a).ロジック部のMISFETのゲート電極を形成 する工程と、(b). ロジック部のMISFETのソース領 域、ドレイン領域を形成した後、前記ロジック部のMI SFETのソース領域、ドレイン領域の表面にシリサイ ド層を形成する工程と、(c). DRAM部メモリセルのメ モリセル選択用MISFETのゲート電極を形成する工 程と、(d). DRAM部メモリセルのメモリセル選択用M ISFETのソース領域、ドレイン領域を形成した後、 前記DRAM部メモリセルのメモリセル選択用MISF ETのソース領域、ドレイン領域に達する第1のコンタ クトホールを形成する工程と、(e). 前記第1.のコンタク トホールの底に露出した前記DRAM部メモリセルのメ モリセル選択用MISFETのソース領域、ドレイン領 域の表面にシリサイド層を形成する工程と、(f). 前記第 1のコンタクトホール内に導電膜を埋め込む工程とを有 することを特徴とする半導体集積回路装置の製造方法。 【請求項4】 ロジックとDRAMが混載されたロジッ

ク混載DRAMにおいて、ロジック部のMISFETお よびDRAM部メモリセルのメモリセル選択用MISF ETを形成する半導体集積回路装置の製造方法であっ て、(a).ロジック部のMISFETのゲート電極を形成 する工程と、(b). ロジック部のMISFETのソース領 域、ドレイン領域を形成した後、前記ロジック部のMI SFETのソース領域、ドレイン領域の表面にシリサイ ド層を形成する工程と、(c). DRAM部メモリセルのメ 2

モリセル選択用MISFETのゲート電板を形成する工 程と、(d). DRAM部メモリセルのメモリセル選択用M ISFETのソース領域、ドレイン領域を形成した後、 前記DRAM部メモリセルのメモリセル選択用MISF ETのソース領域、ドレイン領域に達する第1のコンタ クトホールを形成する工程と、(e). 前記第1のコンタク トホール内に導電膜を埋め込む工程とを有することを特 徴とする半導体集積回路装置の製造方法。

【請求項5】 ロジックとDRAMが混載されたロジッ ク混載DRAMにおいて、ロジック部のMISFETお 10 よびDRAM部メモリセルのメモリセル選択用MISF ETを形成する半導体集積回路装置の製造方法であっ て、(a).ロジック部のMISFETのゲート電極とDR AM部メモリセルのメモリセル選択用MISFETのゲ ート電極とを同時に形成する工程と、(b). ロジック部の MISFETのソース領域、ドレイン領域およびDRA M部メモリセルのメモリセル選択用MISFETのソー ス領域、ドレイン領域をそれぞれ形成する工程と、(c). 前記ロジック部のMISFETのソース領域、ドレイン 領域の表面にシリサイド層を形成する工程と、(d). 前記 DRAM部メモリセルのメモリセル選択用MISFET のソース領域、ドレイン領域に達する第1のコンタクト ホールを形成する工程と、(e). 前記第1のコンタクトホ ールの底に露出した前記DRAM部メモリセルのメモリ セル選択用MISFETのソース領域、ドレイン領域の 表面にシリサイド層を形成する工程と、(f). 前記第1の コンタクトホール内に導電膜を埋め込む工程とを有する ことを特徴とする半導体集積回路装置の製造方法。

【請求項6】 ロジックとDRAMが混載されたロジッ ク混載DRAMにおいて、ロジック部のMISFETお よびDRAM部メモリセルのメモリセル選択用MISF ETを形成する半導体集積回路装置の製造方法であっ て、(a). ロジック部のMISFETのゲート電極とDR AM部メモリセルのメモリセル選択用MISFETのゲ ート電極とを同時に形成する工程と、(b). ロジック部の MISFETのソース領域、ドレイン領域の一部を構成 する低濃度半導体領域およびDRAM部メモリセルのメ モリセル選択用MISFETのソース領域、ドレイン領 域を形成する工程と、(c). 前記ロジック部のMISFE Tのソース領域、ドレイン領域の一部を構成する低濃度 半導体領域の表面および前記DRAM部メモリセルのメ モリセル選択用MISFETのソース領域、ドレイン領 域の表面に第1のシリサイド層を形成する工程と、(d). 前記ロジック部のMISFETのソース領域、ドレイン 領域の一部を構成する低濃度半導体領域の表面に形成さ れた前記第1のシリサイド層を除去した後、ロジック部 のMISFETのソース領域、ドレイン領域の他の一部 を構成する高濃度半導体領域を形成し、次いで、前記ロ ジック部のMISFETのソース領域、ドレイン領域の 50 他の一部を構成する高濃度半導体領域の表面に、前記第

1のシリサイド層よりも厚く第2のシリサイド層を形成する工程と、(e).前記DRAM部メモリセルのメモリセル選択用MISFETのソース領域、ドレイン領域の表面に形成された前記第1のシリサイド層に達する第1のコンタクトホールを形成する工程と、(f).前記第1のコンタクトホール内に導電膜を埋め込む工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項7】 請求項1から6のいずれか1項に記載の 半導体集積回路装置の製造方法において、ロジック部の MISFETのゲート絶縁膜は、DRAM部メモリセル のメモリセル選択用MISFETのゲート絶縁膜よりも 薄く形成されることを特徴とする半導体集積回路装置の 製造方法。

【請求項8】 請求項1から6のいずれか1項に記載の 半導体集積回路装置の製造方法において、前記DRAM 部メモリセルに設けられる前記第1のコンタクトホール は自己整合コンタクトであることを特徴とする半導体集 積回路装置の製造方法。

【請求項9】 請求項1から3のいずれか1項または請求項5に記載の半導体集積回路装置の製造方法において、前記ロジック部のMISFETのソース領域、ドレイン領域の表面に設けられる前記シリサイド層は、前記DRAM部メモリセルのメモリセル選択用MISFETのソース領域、ドレイン領域の表面に設けられる前記シリサイド層よりも厚く形成されることを特徴とする半導体集積回路装置の製造方法。

【請求項10】 請求項1から6のいずれか1項に記載の半導体集積回路装置の製造方法において、前記DRA M部メモリセルに設けられる前記第1のコンタクトホール内に埋め込まれる前記導電膜は、金属膜であることを特徴とする半導体集積回路装置の製造方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体集積回路装置の製造技術に関し、特に、ロジック(論理回路)とDRAM(Dynamic Random Access Memory)または電気的 書き換え可能な不揮発性メモリとが混載された高集積半導体集積回路装置に適用して有効な技術に関するものである。

#### [0002]

【従来の技術】近年、コンピュータ・グラフィックスを使った自然画並の画像への要求が高まっている。しかし、自然画を実現するためには、主記憶装置として用いられているDRAMのデータ転送速度を現在の135Mバイト/秒から約100倍の100Gバイト/秒以上とする必要があり、DRAM単体ではその実現は難しい。

【0003】そこで、性能向上を図る一つの方法として、一つの半導体チップ内にDRAMとロジックを混在させて一つのシステムを形成し、バス信号の伝搬時間の

短縮および伝搬遅延の回避などによって、データ転送速 度を高速化する方法が提案されている。

【0004】なお、DRAMとロジックが混在する半導体集積回路装置(以下、ロジック混載DRAMと称す)については、例えば、日経マグロウヒル社発行「日経マイクロデバイス」1996年3月1日号、P46~P65に記載されている。

#### [0005]

【発明が解決しようとする課題】本発明者は、前記ロジック混載DRAMを開発するにあたり、以下の問題点を見いだした。

【0006】すなわち、DRAM部メモリセルでは、小さなメモリセル面積で、蓄積電荷を長時間保持することのできる情報蓄積用容量素子をいかに形成できるかが重要である。これに対して、ロジック部では、MISFE T (Field Insulator Semiconductor Field Effect Transistor)のゲート電極の長さ(ゲート長)を短くしてしきい値電圧を下げることにより、MISFETの電流駆動能力を向上させ、さらに、寄生抵抗、寄生容量を低20減して、いかに高速に論理回路を動作させるかが重要である。従って、ロジック部とDRAM部メモリセルでは、MISFETのゲート電極と半導体基板との間に設けられるゲート絶縁膜の厚さなどが異なってくる。

【0007】しかしながら、長く、繰り返しパターンが密集してレイアウトされたDRAM部メモリセルのMISFETのゲート電極と、短く、密度が比較的低いパターン、または孤立パターンであるロジック部のMISFETのゲート電極を、フォトリソグラフィ工程において 共に最小寸法となるように同時に解像することは、現在の光フォトリソグラフィ技術では困難である。電子線描画装置を用いれば、上記DRAM部メモリセルのMISFETに適したゲート長を有するゲート電極とロジック部のMISFETに適したゲート長を有するゲート電極とをそれぞれ形成することは可能であるが、スループットまたはコストに問題がある。

【0008】また、ロジック部では、MISFETの電流駆動能力を上げるために、MISFETのソース領域、ドレイン領域のシリサイド化が必要である。これに がして、DRAM部メモリセルでは、ショートチャネル効果の抑制とドレイン電界の緩和のために、MISFETのソース領域、ドレイン領域の不純物濃度を低くしているので、MISFETのソース領域、ドレイン領域の接合が浅く、シリサイド化することによってリーク電流が増加する可能性がある。このため、DRAM部メモリセルのMISFETのソース領域、ドレイン領域のシリサイド化は難しい。

【0009】本発明の目的は、ロジック混載DRAMの 高集積化および高性能化を実現することができる技術を 50 提供することにある。

【0010】本発明の他の目的は、ロジック混載DRA Mの高信頼度化を実現することができる技術を提供する ことにある。

【0011】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0012]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0013】すなわち、本発明の半導体集積回路装置の 製造方法は、ロジック混載DRAMのロジック部のMI SFETおよびDRAM部メモリセルのメモリセル選択 用MISFETの製造方法であって、まず、ロジック部 のMISFETのゲート電極を形成した後、ロジック部 のMISFETのソース領域、ドレイン領域を形成し、 次いで、ロジック部のMISFETのソース領域、ドレ イン領域の表面に寄生抵抗を低減するためのシリサイド 層を形成する。次に、DRAM部メモリセルのメモリセ ル選択用MISFETのゲート電極を形成した後、DR AM部メモリセルのメモリセル選択用MISFETのソ ース領域、ドレイン領域を形成し、次いで、上記DRA M部メモリセルのメモリセル選択用MISFETのソー ス領域、ドレイン領域に達する第1のコンタクトホール を形成する。次に、第1のコンタクトホールの底に露出 したDRAM部メモリセルのメモリセル選択用MISF ETのソース領域、ドレイン領域の表面に接触抵抗を低 減するためのシリサイド層を形成した後、DRAM部メ モリセルに設けられた上記第1のコンタクトホール内に 導電膜を埋め込むものである。

【0014】上記した手段によれば、ロジック部のMI SFETのゲート電極とDRAM部メモリセルのメモリ セル選択用MISFETのゲート電極とを異なる製造工 程で形成することにより、ロジック部のMISFETま たはDRAM部メモリセルのメモリセル選択用MISF ETのそれぞれのレイアウトの特徴に合ったゲート電極 の加工が可能となり、寸法精度が向上できる。従って、 ロジック部ではMISFETの動作特性のばらつきが低 減できることから、しきい値電圧のばらつきの低減、電 流駆動能力の向上、オフセット電流の低減が実現でき、 回路設計の余裕が広がる。また、DRAM部メモリセル ではメモリセルの微細化が可能となる。

【0015】また、ロジック部のMISFETのソース 領域、ドレイン領域の表面にシリサイド層を形成してソ ース領域、ドレイン領域の寄生抵抗を低減することによ り、MISFETの電流駆動能力を向上させることがで き、また、DRAM部メモリセルのメモリセル選択用M ISFETのソース領域、ドレイン領域の表面にシリサ イド層を形成して、第1のコンタクトホール内に埋め込

領域、ドレイン領域との接触抵抗を低減させることがで きる。さらに、ロジック部のMISFETのソース領 域、ドレイン領域の表面に形成されるシリサイド層と、 DRAM部メモリセルのメモリセル選択用MISFET のソース領域、ドレイン領域の表面に形成されるシリサ イド層とを異なる製造工程で形成することにより、DR AM部メモリセルのメモリセル選択用MISFETのソ ース領域、ドレイン領域の接合深さを考慮した薄いシリ サイド層を形成することが可能となり、シリサイド層形 10 成によるメモリセル選択用MISFETのソース領域、 ドレイン領域の接合破壊を防ぐことができる。

[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0017】なお、実施の形態を説明するための全図に おいて同一機能を有するものは同一の符号を付し、その 繰り返しの説明は省略する。

【0018】なお、ロジック混載DRAMにおけるロジ ック部はCMOS (ComplementaryMetal Oxide Semicon ductor ) 構造とし、ロジック部とDRAM部の周辺回 路の半導体基板はほぼ同じ断面構造を有しているので、 本実施の形態ではDRAM部の周辺回路についての説明 は省略する。また、本実施の形態では、同一層で構成さ れるDRAM部メモリセルのビット線およびロジック部 の第1層目のメタル配線を形成するまでの工程について 図を用いて説明する。

【0019】図において、Qnはロジック部のnチャネ ル型MISFET、Qpはロジック部のpチャネル型M ISFETである。

30 【0020】(実施の形態1)本発明の一実施の形態で あるロジック混載DRAMにおけるロジック部のnチャ ネル型MISFETQnおよびpチャネル型MISFE TQp、ならびにDRAM部メモリセルのメモリセル選 択用MISFETの製造方法を図1~図17に示す半導 体基板の要部断面図を用いて説明する。

【0021】まず、図1に示すように、p- 型シリコン 単結晶からなる半導体基板1の主面上に周知の方法でp 型ウエル2、 n型ウエル3、フィールド絶縁膜4および ゲート絶縁膜5を順次形成する。フィールド絶縁膜4

40 は、例えばLOCOS (LocalOxidation of Silicon) アイソレーションまたは埋め込み型浅溝アイソレーショ ンを構成しており、DRAM部メモリセルのゲート絶縁 膜5の厚さは、例えば約7nmであり、ロジック部のゲ ート絶縁膜5の厚さは、例えば約4nmである。

【0022】次に、半導体基板1上にリン(P)が導入 された多結晶シリコン膜6および窒化シリコン膜7を順 次堆積した後、半導体基板1上にフォトレジスト8を塗 布し、次いで、パターン長が短く、低密度のラインパタ ーンの解像に優れるエッジ強調タイプのマスクを用いて まれる導電膜とメモリセル選択用MISFETのソース 50 露光することによって、上記フォトレジスト8をパター

ニングする。ロジック部の面積が小さい場合は、電子線リソグラフィによって、上記フォトレジスト8をパターニングしてもよい。その後、パターニングされたフォトレジスト8をマスクにしてロジック部の窒化シリコン膜7をエッチングする。

【0023】次に、図2に示すように、フォトレジスト8を除去した後、窒化シリコン膜7をマスクにして多結晶シリコン膜6をエッチングし、ロジック部のnチャネル型MISFETQnのゲート電極FG1nおよびpチャネル型MISFETQpのゲート電極FG1pを形成する。

【0024】次に、フォトレジスト(図示せず)および 窒化シリコン膜7と多結晶シリコン膜6とからなる積層 膜をマスクにして、ロジック部のp型ウエル2に低濃度 のn型不純物、例えばPをイオン注入し、nチャネル型 MISFETQnのソース領域、ドレイン領域の一部を 構成する低濃度のn-型半導体領域9を、ゲート電極F Ginに対して自己整合で形成する。

【0025】同様に、ロジック部のn型ウエル3にp型不純物、例えばフッ化ボロン(BF2)をイオン注入し、pチャネル型MISFETQpのソース領域、ドレイン領域の一部を構成する低濃度のp-型半導体領域10を、ゲート電極FG1pに対して自己整合で形成する。

【0026】次に、図3に示すように、半導体基板1上に堆積された窒化シリコン膜をRIE(Reactive Ion Etching)法などの異方性エッチングで加工することによって、ロジック部の上記ゲート電極FGIn、FGIpの側壁にサイドウォールスペーサ11を形成する。その後、ロジック部のp型ウエル2に高濃度のn型不純物、例えば砒素(As)をイオン注入し、nチャネル型MISFETQnのソース領域、ドレイン領域の他の一部を構成する高濃度のn+型半導体領域12を形成する。すなわち、nチャネル型MISFETQnのソース領域、ドレイン領域はLDD(Lightly Doped Drain)構造である。

【0027】同様に、ロジック部のn型ウエル3に高濃度のp型不純物、例えばBF2をイオン注入し、pチャネル型MISFETQpのソース領域、ドレイン領域の他の一部を構成する高濃度のp+型半導体領域13を形成する。すなわち、pチャネル型MISFETQpのソース領域、ドレイン領域はLDD構造である。

【0028】次に、図4に示すように、半導体基板1上に金属膜(図示せず)、例えばチタン膜、コバルト膜等をスパッタリング法またはCVD(Chemical Vapor Deposition)法によって堆積し、その後、半導体基板1に熱処理を施すことによって、ロジック部のnチャネル型MISFETQnのn+型半導体領域12の表面およびpチャネル型MISFETQpのp+型半導体領域13の表面に、ソース領域、ドレイン領域の寄生抵抗低減のためのシリサイド層14を形成する。次いで、未反応の

8 金属膜を洗浄等によって除去した後、半導体基板1上に 薄い窒化シリコン膜15を堆積する。

【0029】次に、図5に示すように、半導体基板1上にフォトレジスト16を塗布し、次いで、対向長が長いラインアンドスペースパターンの解像に優れるレベンソンタイプのマスクを用いて露光することによって、上記フォトレジスト16をパターニングする。その後、パターニングされたフォトレジスト16をマスクにしてDRAM部メモリセルの窒化シリコン膜15および窒化シリコン膜7を順次エッチングする。

【0030】次に、図6に示すように、フォトレジスト16を除去した後、窒化シリコン膜15および窒化シリコン膜7をマスクにして多結晶シリコン膜6をエッチングし、DRAM部メモリセルのメモリセル選択用MISFETのゲート電極F $G_{2n}$ を形成する。

【0031】次に、フォトレジスト(図示せず)および 窒化シリコン膜15と窒化シリコン膜7と多結晶シリコ ン膜6とからなる積層膜をマスクにして、DRAM部メ モリセルのp型ウエル2に低濃度のn型不純物、例えば 20 Pをイオン注入し、メモリセル選択用MISFETのソ ース領域、ドレイン領域を構成する低濃度のn-型半導 体領域17を、ゲート電極FG2nに対して自己整合で形 成する。

【0032】次に、図7に示すように、半導体基板1上に窒化シリコン膜18堆積した後、図8に示すように、例えばTEOS(Tetra Ethyl Ortho Silicate; Si(OC<sub>2</sub> H<sub>5</sub>)<sub>4</sub>) ガスを原料に用いたプラズマCVD法によって、半導体基板1上にその表面が平坦化された酸化シリコン膜19を形成する。

30 【0033】次いで、図9に示すように、パターニングされたフォトレジスト(図示せず)をマスクにして、まず、酸化シリコン膜19をエッチングし、DRAM部メモリセルのメモリセル選択用MISFETのn-型半導体領域17に達する第1のコンタクトホール20の上部を形成した後、続いて窒化シリコン膜18をエッチングし、上記第1のコンタクトホール20の下部を形成する。

【0034】この際、メモリセル選択用MISFETのゲート電極FG2nは、窒化シリコン膜15および窒化シリコン膜7によって構成されるキャップと窒化シリコン膜18によって構成されるスペーサとによって覆われており、また、素子分離領域であるフィールド絶縁膜4の表面も窒化シリコン膜18によって覆われているので、第1のコンタクトホール20は、メモリセル選択用MISFETのゲート電極FG2nおよび素子分離領域に対して自己整合で形成することができる。

【0035】酸化シリコン膜19は、例えば、狭電極R I E装置で $C_4$  F $_8$  +  $CO_2$  ガス系を用いてエッチングされ、このエッチング法を用いると、エッチング選択比  $\sigma$  の違いから酸化シリコン膜 19 のエッチングは窒化シリ

40

10

コン膜 18 でほぼ停止する。また、窒化シリコン膜 18 は、例えば、ダウンフロータイプの低ダメージアッシング装置で $CHF_3+O_2$  ガス系を用いた等方性エッチング、または狭電極RIEエッチング装置で $CHF_3+O_2$  ガス系を用いた異方性エッチングによってエッチングされる。

【0036】次に、図10に示すように、半導体基板1上に金属膜(図示せず)、例えばチタン膜、コバルト膜等をスパッタリング法またはCVD法によって堆積し、その後、半導体基板1に熱処理を施すことによって、DRAM部メモリセルのメモリセル選択用MISFETのn型半導体領域17の露出した表面に、接触抵抗低減のためのシリサイド層21を形成する。次いで、未反応の金属膜を洗浄等によって除去する。DRAM部メモリセルに設けられた上記シリサイド層21は、メモリセル選択用MISFETのn-型半導体領域17の接合深さよりも厚く形成されることはなく、ロジック部に設けられたシリサイド層14よりも薄く形成される。

【0037】次に、図11に示すように、半導体基板1上に多結晶シリコン膜またはスパッタタングステン膜とCVDタングステン膜との積層膜、あるいはスパッタTiN膜とCVDタングステン膜との積層膜などの導電膜(図示せず)を堆積した後、CMP(Chemical Mechanical Polishing;化学的機械研磨)法またはエッチバック法によって上記導電膜の表面を平坦化することにより、第1のコンタクトホール20内に導電膜を埋め込み、埋め込み配線22を形成する。

【0038】次いで、図12に示すように、半導体基板 1上に酸化シリコン膜23を堆積した後、図13に示す ように、DRAM部メモリセルのピット線を形成する領 域の酸化シリコン膜23を除去する。

【0039】次に、図14に示すように、パターニングされたフォトレジスト24をマスクにして、まず、酸化シリコン膜23および酸化シリコン膜19を順次エッチングし、ロジック部のnチャネル型MISFETのn+型半導体領域12の表面に形成されたシリサイド層14およびpチャネル型MISFETのp+型半導体領域13の表面に形成されたシリサイド層14に達する第2のコンタクトホール25の上部を形成する。続いて、図15に示すように、窒化シリコン膜18および窒化シリコン膜15を順次エッチングし、上記第2のコンタクトホール25の下部を形成する。

【0040】この際、ロジック部のnチャネル型MISFETQnのゲート電極FG1nおよびpチャネル型MISFETQpのゲート電極FG1pは、窒化シリコン膜18、窒化シリコン膜15、窒化シリコン膜7および窒化シリコン膜によって構成されるサイドウォールスペーサ11によって覆われており、また、素子分離領域であるフィールド絶縁膜4の表面も窒化シリコン膜18および窒化シリコン膜15によって覆われているので、第2の

コンタクトホール 25は、ロジック部のn チャネル型M I SFET Q n のゲート電極F G In、p チャネル型M I SFET Q p のゲート電極F G Ip および素子分離領域に対して自己整合で形成することができる。

【0041】酸化シリコン膜23および酸化シリコン膜19は、例えば、狭電極RIE装置でC4F8+CO2ガス系を用いて順次エッチングされ、このエッチング法を用いると、エッチング選択比の違いから酸化シリコン膜19のエッチングは窒化シリコン膜18でほぼ停止する。また、窒化シリコン膜18および窒化シリコン膜15は、例えば、ダウンフロータイプの低ダメージアッシング装置でCHF3+O2ガス系を用いた等方性エッチング、または狭電極RIEエッチング装置でCHF3+O2ガス系を用いた異方性エッチングによってエッチングされる。

【0042】次に、図16に示すように、半導体基板 1上にスパッタリング法で窒化チタン膜(またはタングステン膜)26を堆積し、次いでCVD法でタングステン膜27を堆積した後、図17に示すように、パターニングされたフォトレジスト(図示せず)をマスクにして上記タングステン膜27および窒化チタン膜26を順次エッチングすることにより、DRAM部メモリセルにタングステン膜27および窒化チタン膜26によって構成されるピット線BL、ならびにロジック部にタングステン膜27および窒化チタン膜26によって構成される第1屋目のメタル配線M1を形成する。

【0043】その後、DRAM部メモリセルに情報蓄積 用容量素子を形成し、DRAM部メモリセルと周辺回路 を接続するメタル配線、ロジック部のランダムな論理回 路を接続するメタル配線等を形成し、最後にパッシベー ション膜で半導体基板1を被覆することにより、本実施 の形態1のロジック混載DRAMが完成する。

【0044】このように、本実施の形態1によれば、ロジック部のnチャネル型MISFETQnのゲート電極FG1nおよびpチャネル型MISFETQpのゲート電極FG1nと、DRAM部メモリセルのメモリセル選択用MISFETのゲート電極FG2nとをそれぞれ異なる製造工程で形成することにより、ロジック部のnチャネル型MISFETQp、またはDRAM部メモリセルのメモリセル選択用MISFETのそれぞれのレイアウトの特徴に合ったゲート電極の加工が可能となり、寸法精度が向上できる。従って、ロジック部ではMISFETの動作特性のばらった、ロジック部ではMISFETの動作特性のばらったが低減できることから、しきい値電圧のばらつきが低減できることから、しきい値電圧のばらつきが低減できることから、しきい値電圧のばらっという。 実現でき、回路設計の余裕が広がる。また、DRAM部メモリセルではメモリセルの微細化が可能となる。

【0045】また、ロジック部のnチャネル型MISF ETQnおよびpチャネル型MISFETQpのそれぞ れのソース領域、ドレイン領域の表面にシリサイド層1

4 を形成してソース領域、ドレイン領域の寄生抵抗を低 減することにより、nチャネル型MISFETQnおよ びpチャネル型MISFETQpの電流駆動能力を向上 させることができる。また、DRAM部メモリセルのメ モリセル選択用MISFETのソース領域、ドレイン領 域の表面にシリサイド層21を形成して、第1のコンタ クトホール20内に埋め込まれた埋め込み配線22とメ モリセル選択用MISFETのソース領域、ドレイン領 域との接触抵抗を低減させることができる。

【0046】さらに、ロジック部のnチャネル型MIS FETQnおよびpチャネル型MISFETQpのそれ ぞれのソース領域、ドレイン領域の表面に形成されるシ リサイド層14と、DRAM部メモリセルのメモリセル 選択用MISFETのソース領域、ドレイン領域の表面 に形成されるシリサイド層21とをそれぞれ異なる製造 工程で形成することにより、DRAM部メモリセルのメ モリセル選択用MISFETのソース領域、ドレイン領 域の表面に、ソース領域、ドレイン領域の接合深さを考 慮した薄いシリサイド層21を形成することが可能とな る。これによって、DRAM部メモリセルのメモリセル 選択用MISFETのソース領域、ドレイン領域の接合 破壊を防ぐことができる。

【0047】また、DRAM部メモリセルに設けられる 第1のコンタクトホール20およびロジック部に設けら れる第2のコンタクトホール25は、自己整合コンタク トである。従って、いかなるレイアウトでも第1のコン タクトホール20と第2のコンタクトホール25は、素 子分離領域、ロジック部のnチャネル型MISFETQ nのゲート電極FGinおよびpチャネル型MISFET Qpのゲート電極FGlp、ならびにDRAM部メモリセ ルのメモリセル選択用MISFETのゲート電極FG2n に対して自己整合で形成することが可能となるので、レ イアウト余裕が向上できる。

【0048】また、DRAM部メモリセルに設けられる 埋め込み配線22をタングステン膜などの金属膜で構成 することによって、埋め込み配線22の直列抵抗を低減 することができ、メモリ動作の高速化を図ることができ

【0049】なお、前記実施の形態1では、ロジック部 のnチャネル型MISFETQnのゲート電極FGinお よびpチャネル型MISFETのゲート電極FG1p、な らびにDRAM部メモリセルのメモリセル選択用MIS FETのゲート電極FG2nは多結晶シリコン膜によって 構成したが、メタルシリサイド膜(例えば、モリブデン シリサイド (MoSi) 膜、タングステンシリサイド (WSi2)膜)と多結晶シリコン膜との積層膜からな るポリサイドゲート電極、またはメタル膜(例えば、タ ングステン(W)、タングステン(W)膜と窒化タング ステン(WN)膜との積層膜、タングステン(W)膜と

膜との積層膜からなるポリメタルゲート電極を用いても よい。

【0050】(実施の形態2)本発明の他の実施の形態 であるロジック混載DRAMにおけるロジック部のnチ ャネル型MISFETQnおよびpチャネル型MISF ETQp、ならびにDRAM部メモリセルの製造方法を 図18~図23に示す半導体基板の要部断面図を用いて 説明する。

【0051】まず、前記実施の形態1において前記1~ 10 図3を用いて説明した製造方法と同様に、p- 型シリコ ン単結晶からなる半導体基板1の主面上に周知の方法で p型ウエル2、n型ウエル3、フィールド絶縁膜4およ びゲート絶縁膜5を順次形成した後、ロジック部のnチ ャネル型MISFETQnのゲート電極FG<sub>1n</sub>およびp チャネル型MISFETQpのゲート電極FG1pを形成 する。次いで、nチャネル型MISFETQnのソース 領域、ドレイン領域の一部を構成する低濃度の n- 型半 導体領域9およびpチャネル型MISFETQpのソー ス領域、ドレイン領域の一部を構成する低濃度のp-型 半導体領域10を形成する。その後、半導体基板1上に 堆積された窒化シリコン膜をRIE法などの異方性エッ チングで加工することによって、ロジック部の上記ゲー ト電極FG<sub>1n</sub>, FG<sub>1p</sub>の側壁にサイドウォールスペーサ 11を形成する。次いで、ロジック部の n チャネル型M ISFETQnのソース領域、ドレイン領域の他の一部 を構成する高濃度のn+型半導体領域12、pチャネル 型MISFETQpのソース領域、ドレイン領域の他の 一部を構成する高濃度のp+ 型半導体領域13を形成す

【0052】次に、図18に示すように、半導体基板1 30 上に金属膜をスパッタリング法またはCVD法によって **堆積し、その後、半導体基板1に熱処理を施すことによ** って、ロジック部のnチャネル型MISFETQnのn + 型半導体領域12の表面およびpチャネル型MISF ETQpのp+型半導体領域13の表面に、ソース領 域、ドレイン領域の寄生抵抗低減のためのシリサイド層 14を形成する。次いで、未反応の金属膜を洗浄等によ って除去する。

【0053】次に、図19に示すように、半導体基板1 上にフォトレジスト16を塗布し、次いで、レベンソン 40 タイプのマスクを用いて露光することによって、上記フ ォトレジスト16をパターニングする。その後、パター ニングされたフォトレジスト16をマスクにしてDRA M部メモリセルの窒化シリコン膜 7をエッチングし、次 いで多結晶シリコン膜6をエッチングしてDRAM部メ モリセルのメモリセル選択用MISFETのゲート電極 FG<sub>2n</sub>(6)を形成する。

【0054】次に、フォトレジスト16を除去した後、 フォトレジスト(図示せず)および窒化シリコン膜7と 窒化チタン (TiN) 膜との積層膜) と多結晶シリコン 50 多結晶シリコン膜 6 とからなる積層膜をマスクにして、

30

DRAM部メモリセルのp型ウエル2に低濃度のn型不 純物、例えばPをイオン注入し、メモリセル選択用MI SFETのソース領域、ドレイン領域を構成する低濃度 のn-型半導体領域1.7を、ゲート電極FG<sub>2n</sub>(6)に 対して自己整合で形成する。次いで、図20に示すよう に、半導体基板1上に窒化シリコン膜18を堆積する。 【0055】次に、図21に示すように、半導体基板1 上にその表面が平坦化された酸化シリコン膜19を堆積 する。

【0056】次いで、図22に示すように、前記実施の 形態1と同様な製造方法によって、自己整合でDRAM 部メモリセルのメモリセル選択用MISFETのn-型 半導体領域17に達する第1のコンタクトホール20を 形成する。まず、パターニングされたフォトレジスト (図示せず)をマスクにして酸化シリコン膜19をエッ チングし、DRAM部メモリセルのメモリセル選択用M ISFETのn‐ 型半導体領域17に達する第1のコン タクトホール20の上部を形成した後、続いて窒化シリ コン膜18をエッチングし、上記第1のコンタクトホー

【0057】次に、図23に示すように、半導体基板1 上に多結晶シリコン膜またはスパッタタングステン膜と CVDタングステン膜との積層膜、あるいはスパッタT iN膜とCVDタングステン膜との積層膜などの導電膜 を堆積した後、СMP法またはエッチバック法によって 上記導電膜の表面を平坦化することにより、第1のコン タクトホール20内に導電膜を埋め込み、埋め込み配線 22を形成する。

ル20の下部を形成する。

【0058】この後、図には示さないが、前記実施の形 態1と同様な製造方法によって、ロジック部の n チャネ ル型MISFETQnのn+型半導体領域12の表面に 形成されたシリサイド層14およびpチャネル型MIS FETQpのp+ 型半導体領域13の表面に形成された シリサイド層14に達する第2のコンタクトホール25 を形成し、次いで、DRAM部メモリセルのピット線B Lおよびロジック部の第1層目のメタル配線M<sub>1</sub> を形成 する。

【0059】このように、本実施の形態2によれば、前 記実施の形態1と同様に、ロジック部のnチャネル型M ISFETQnおよびpチャネル型MISFETQp、 またはDRAM部メモリセルのメモリセル選択用MIS FETのそれぞれのレイアウトの特徴に合ったゲート電 極の加工が可能となるので、ロジック部ではnチャネル 型MISFETQnおよびpチャネル型MISFETQ pの動作特性のばらつきが低減できることから、しきい 値電圧のばらつきの低減、電流駆動能力の向上およびオ フセット電流の低減が実現でき、回路設計の余裕が広が る。また、DRAM部メモリセルではメモリセルの微細 化が可能となる。また、いかなるレイアウトでもDRA M部メモリセルに設けられる第1のコンタクトホール2

0とロジック部に設けられる第2のコンタクトホール2 5は素子分離領域、ロジック部のnチャネル型MISF ETQnのゲート電極FG<sub>1n</sub>およびpチャネル型MIS FETQpのゲート電極FGlp、ならびにDRAM部メ モリセルのメモリセル選択用MISFETのゲート電極 FG2nに対して自己整合で形成することが可能となるの で、レイアウト余裕が向上できる。また、DRAM部メ モリセルに設けられる埋め込み配線22をタングステン 膜などの金属膜で構成することによって、埋め込み配線 22の直列抵抗を低減することができ、メモリ動作の高 速化を図ることができる。

14

【0060】さらに、ロジック部のnチャネル型MIS FETQnおよびpチャネル型MISFETQpのそれ ぞれのソース領域、ドレイン領域の表面にシリサイド層 14を形成してソース領域、ドレイン領域の寄生抵抗を 低減することにより、nチャネル型MISFETQnお よびpチャネル型MISFETQpの電流駆動能力を向 上させているが、DRAM部メモリセルのメモリセル選 択用MISFETのソース領域、ドレイン領域の表面に 20 はシリサイド層が形成されていないので、シリサイド層 からの金属汚染によるリーク電流の増加に起因したDR AM部メモリセルのリフレッシュ特性の劣化を防ぐこと ができる。

【0061】 (実施の形態3) 本発明の他の実施の形態 であるロジック混載DRAMにおけるロジック部のnチ ヤネル型MISFETQnおよびpチャネル型MISF ETQp、ならびにDRAM部のメモリセルの製造方法 を図24~図32に示す半導体基板の要部断面図を用い て説明する。

【0062】まず、図24に示すように、p-型シリコ ン単結晶からなる半導体基板1の主面上に周知の方法で p型ウエル2、n型ウエル3、フィールド絶縁膜4およ びゲート絶縁膜5を順次形成した後、ロジック部のnチ ャネル型MISFETQnのゲート電極FG1nおよびp チャネル型MISFETQpのゲート電極FG1p、なら びにDRAM部メモリセルのメモリセル選択用MISF ETのゲート電極FG2nを形成する。次いで、ロジック 部のnチャネル型MISFETQnのソース領域、ドレ イン領域の一部を構成する低濃度の n - 型半導体領域 9 40 およびDRAM部メモリセルのメモリセル選択用MIS FETのソース領域、ドレイン領域を構成するn-型半 導体領域17を形成した後、ロジック部の p チャネル型 MISFETQpのソース領域、ドレイン領域の一部を 構成する低濃度のp-型半導体領域10を形成する。

【0063】次に、図25に示すように、半導体基板1 上に堆積された窒化シリコン膜をRIE法などの異方性 エッチングで加工することによって、ロジック部の上記 ゲート電極FG<sub>1n</sub>, FG<sub>1p</sub>およびDRAM部メモリセル の上記ゲート電極FG2nの側壁にサイドウォールスペー 50 サ11を形成する。その後、ロジック部のp型ウエル2

に高濃度の n 型不純物、例えばAsをイオン注入し、n チャネル型MISFETQnのソース領域、ドレイン領域の他の一部を構成する高濃度のn+型半導体領域12 を形成する。

【0064】同様に、ロジック部のn型ウエル3に高濃度のp型不純物、例えばBF2をイオン注入し、pチャネル型MISFETQpのソース領域、ドレイン領域の他の一部を構成する高濃度のp+型半導体領域13を形成する。

【0065】次に、図26に示すように、半導体基板1上に窒化シリコン膜28を堆積した後、図27に示すように、パターニングされたフォトレジスト29をマスクにしてロジック部の窒化シリコン膜28をRIE法などの異方性エッチングで加工することによって、ロジック部のnチャネル型MISFETQnのn+型半導体領域13の表面を露出させる。この際、nチャネル型MISFETQnのゲート電極FGlnおよびpチャネル型MISFETQpのゲート電極FGlpの側壁に設けられたサイドウォールスペーサ11の側壁に、さらに窒化シリコン膜28によってサイドウォールスペーサが形成される。

【0066】次に、フォトレジスト29を除去した後、 半導体基板1上に金属膜をスパッタリング法またはCV D法によって堆積し、その後、半導体基板1に熱処理を 施すことによって、ロジック部のnチャネル型MISF ETQnのn+型半導体領域12の表面およびpチャネ ル型MISFETQpのp+型半導体領域13の表面 に、ソース領域、ドレイン領域の寄生抵抗低減のための シリサイド層14を形成する。次いで、未反応の金属膜 を洗浄等によって除去する。

【0067】次に、図29に示すように、半導体基板1上にその表面が平坦化された酸化シリコン膜19を堆積する。

【0068】次いで、図30に示すように、前記実施の 形態1と同様な製造方法によって、自己整合でDRAM 部メモリセルのメモリセル選択用MISFETのn-型 半導体領域17に達する第1のコンタクトホール20を 形成する。まず、パターニングされたフォトレジスト (図示せず)をマスクにして酸化シリコン膜19をエッ

(図示せす)をマスクにして酸化シリコン膜19をエッチングし、DRAM部メモリセルのメモリセル選択用MISFETのn-型半導体領域17に達する第1のコンタクトホール20の上部を形成した後、続いて窒化シリコン膜28をエッチングし、上記第1のコンタクトホール20の下部を形成する。

【0069】次に、図31に示すように、半導体基板1上に金属膜をスパッタリング法またはCVD法によって堆積し、その後、半導体基板1に熱処理を施すことによって、DRAM部メモリセルのメモリセル選択用MISFETのn-型半導体領域17の表面に、接触抵抗低減 50

のためのシリサイド層 2 1 を形成する。次いで、未反応の金属膜を洗浄等によって除去する。 DRAM部メモリセルに設けられた上記シリサイド層 2 1 は、メモリセル選択用MISFETのn-型半導体領域 1 7 の接合深さよりも厚く形成されることはなく、ロジック部に設けられたシリサイド層 1 4 よりも薄く形成される。

【0070】次に、図32に示すように、半導体基板1上に多結晶シリコン膜またはスパッタタングステン膜とCVDタングステン膜との積層膜、あるいはスパッタTiN膜とCVDタングステン膜との積層膜などの導電膜を堆積した後、CMP法またはエッチバック法によって上記導電膜の表面を平坦化することにより、第1のコンタクトホール20内に導電膜を埋め込み、埋め込み配線22を形成する。

【0071】この後、図には示さないが、前記実施の形態1と同様な製造方法によって、ロジック部のnチャネル型MISFETQnのn+型半導体領域12の表面に形成されたシリサイド層14およびpチャネル型MISFETQpのp+型半導体領域13の表面に形成されたシリサイド層14に達する第2のコンタクトホール25を形成し、次いで、DRAM部メモリセルのピット線BLおよびロジック部の第1層目のメタル配線M1を形成する。

【0072】このように、本実施の形態3によれば、前 記実施の形態1と同様に、ロジック部のnチャネル型M ISFETQnおよびpチャネル型MISFETQpの それぞれのソース領域、ドレイン領域の表面にシリサイ ド層14を形成してソース領域、ドレイン領域の寄生抵 抗を低減することにより、nチャネル型MISFETQ nおよびpチャネル型MISFETQpの電流駆動能力 を向上させることができる。また、DRAM部メモリセ ルのメモリセル選択用MISFETのソース領域、ドレ イン領域の表面に、ソース領域、ドレイン領域の接合深 さを考慮した薄いシリサイド層21を形成することが可 能となり、メモリセル選択用MISFETのソース領 域、ドレイン領域の接合破壊を防ぐことができる。ま た、いかなるレイアウトでもDRAM部メモリセルに設 けられる第1のコンタクトホール20は素子分離領域、 DRAM部メモリセルのメモリセル選択用MISFET 40 のゲート電極 F G 2n に対して自己整合で形成することが 可能となるので、DRAM部メモリセルのレイアウト余 裕が向上できる。また、DRAM部メモリセルに設けら れる埋め込み配線22をタングステン膜などの金属膜で 構成することによって、埋め込み配線22の直列抵抗を 低減することができ、メモリ動作の高速化を図ることが

【0073】(実施の形態4)本発明の他の実施の形態 であるロジック混載DRAMにおけるロジック部のnチャネル型MISFETQnおよびpチャネル型MISF ETQp、ならびにDRAM部のメモリセルの製造方法 を図33~図40に示す半導体基板の要部断面図を用いて説明する。

【0074】まず、図33に示すように、p-型シリコン単結晶からなる半導体基板1の主面上に周知の方法でp型ウエル2、n型ウエル3、フィールド絶縁膜4およびゲート絶縁膜5を順次形成した後、ロジック部のnチャネル型MISFETQpのゲート電極FG1nおよびpチャネル型MISFETQpのゲート電極FG1p、ならびにDRAM部メモリセルのメモリセル選択用MISFETのゲート電極FG2nを形成する。次いで、ロジック部のnチャネル型MISFETQnのソース領域、ドレイン領域の一部を構成する低濃度のn-型半導体領域17を形成した後、ロジック部のpチャネル型MISFETQpのソース領域、ドレイン領域の一部を構成するn-型半導体領域17を形成した後、ロジック部のpチャネル型MISFETQpのソース領域、ドレイン領域の一部を構成する低濃度のp-型半導体領域10を形成する。

【0075】次に、半導体基板1上に堆積された窒化シリコン膜をRIE法などの異方性エッチングで加工することによって、ロジック部の上記ゲート電極FG<sub>1n</sub>, FG<sub>1p</sub>およびDRAM部メモリセルの上記ゲート電極FG<sub>2n</sub>の側壁にサイドウォールスペーサ11を形成する。

【0076】次に、図34に示すように、半導体基板1上に金属膜をスパッタリング法またはCVD法によって堆積し、その後、半導体基板1に熱処理を施すことによって、ロジック部のnチャネル型MISFETQnのn-型半導体領域9の表面およびpチャネル型MISFETQpのp-型半導体領域10の表面、ならびにDRAMがメモリセルのメモリセル選択用MISFETのn型半導体領域17の表面に、薄いシリサイド層30を形成する。次いで、未反応の金属膜を洗浄等によって除去する。

【0077】次に、図35に示すように、半導体基板1上に窒化シリコン膜28を堆積した後、図36に示すように、パターニングされたフォトレジスト29をマスクにしてロジック部の窒化シリコン膜28をRIE法などの異方性エッチングで加工することによって、ロジック部のnチャネル型MISFETQnのn-型半導体領域10の表面を露出させる。この際、nチャネル型MISFETQnのn-型半導体領域9の表面およびpチャネル型MISFETQpのp-型半導体領域10の表面に形成されていたシリサイド層30は除去される。

【0078】次に、図37に示すように、フォトレジスト29を除去し、必要に応じてサイドウォールスペーサ11の下部に残ったシリサイド層30を完全に除去するための洗浄を行なった後、ロジック部のp型ウエル2に高濃度のn型不純物、例えばAsをイオン注入し、nチャネル型MISFETQnのソース領域、ドレイン領域 50

18

の他の一部を構成する高濃度の n + 型半導体領域 1 2 を 形成する。

【0079】同様に、ロジック部のn型ウエル3に高濃度のp型不純物、例えばBF2をイオン注入し、pチャネル型MISFETQpのソース領域、ドレイン領域の他の一部を構成する高濃度のp+型半導体領域13を形成する。

【0080】次いで、半導体基板1上に金属膜をスパッタリング法またはCVD法によって堆積し、その後、半10 導体基板1に熱処理を施すことによって、ロジック部のnチャネル型MISFETQnのn+型半導体領域12の表面およびpチャネル型MISFETQpのp+型半導体領域13の表面に、ソース領域、ドレイン領域の寄生抵抗低減のためのシリサイド層31を形成する。次いで、未反応の金属膜を洗浄等によって除去する。

【0081】次いで、図38に示すように、半導体基板 1上にその表面が平坦化された酸化シリコン膜19を堆 積する。

【0082】次に、図39に示すように、前記実施の形 20 態1と同様な製造方法によって、自己整合でDRAM部 メモリセルのメモリセル選択用MISFETのn-型半 導体領域17の表面に形成されたシリサイド層30に達する第1のコンタクトホール20を形成する。まず、バターニングされたフォトレジスト(図示せず)をマスクにして酸化シリコン膜19をエッチングし、DRAM部 メモリセルのメモリセル選択用MISFETのn-型半 導体領域17の表面に形成されたシリサイド層30に達する第1のコンタクトホール20の上部を形成した後、続いて窒化シリコン膜28をエッチングし、上記第1の 30 コンタクトホール20の下部を形成する。

【0083】次に、図40に示すように、半導体基板1上に多結晶シリコン膜またはスパッタタングステン膜とCVDタングステン膜との積層膜、あるいはスパッタTiN膜とCVDタングステン膜との積層膜などの導電膜を堆積した後、CMP法またはエッチバック法によって上記導電膜の表面を平坦化することにより、第1のコンタクトホール20内に導電膜を埋め込み、埋め込み配線22を形成する。

【0084】この後、図には示さないが、前記実施の形 40 態1と同様な製造方法によって、ロジック部のnチャネル型MISFETQnのn+型半導体領域12の表面に形成されたシリサイド層31およびpチャネル型MISFETのp+型半導体領域13の表面に形成されたシリサイド層31に達する第2のコンタクトホール25を形成し、次いで、DRAM部メモリセルのビット線BLおよびロジック部の第1層目のメタル配線M1を形成する

【0085】このように、本実施の形態4によれば、前 記実施の形態1と同様に、ロジック部のnチャネル型M ISFETQnおよびpチャネル型MISFETQpの

それぞれのソース領域、ドレイン領域の表面にシリサイ ド層31を形成してソース領域、ドレイン領域の寄生抵 抗を低減することにより、nチャネル型MISFETQ nおよびpチャネル型MISFETQpの電流駆動能力 を向上させることができる。また、DRAM部メモリセ ルのメモリセル選択用MISFETのソース領域、ドレ イン領域の表面に、ソース領域、ドレイン領域の接合深 さを考慮した薄いシリサイド層30を形成することが可 能となり、メモリセル選択用MISFETのソース領 域、ドレイン領域の接合破壊を防ぐことができる。ま た、いかなるレイアウトでもDRAM部メモリセルに設 けられる第1のコンタクトホール20は素子分離領域、 DRAM部メモリセルのメモリセル選択用MISFET のゲート電極FG2nに対して自己整合で形成することが 可能となるので、DRAM部メモリセルのレイアウト余 裕が向上できる。また、DRAM部メモリセルに設けら れる埋め込み配線22をタングステン膜などの金属膜で 構成することによって、埋め込み配線22の直列抵抗を 低減することができ、メモリ動作の高速化を図ることが

【0086】以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0087】例えば、前記実施の形態では、ロジック回路とDRAMが混載された半導体集積回路装置の製造方法に適用した場合について説明したが、ロジック回路と電気的書き換え可能な不揮発性メモリとが混載された半導体集積回路装置の製造方法に適用可能である。

#### [0088]

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下のとおりである。

【0089】本発明によれば、DRAM部メモリセルの 微細化が可能であり、また、ロジック部の回路設計余裕 およびMISFETの電流駆動能力の向上が可能である ことから、ロジック混載DRAMの高集積化および高性 能化を実現することができる。

【0090】さらに、本発明によれば、DRAM部メモリセルのメモリセル選択用MISFETのソース領域、ドレイン領域の接合深さに適したシリサイド層をメモリセル選択用MISFETのソース領域、ドレイン領域の表面に形成することができるので、ロジック混載DRAMの高信頼度化を実現することができる。

#### 【図面の簡単な説明】

【図1】本発明の一実施の形態であるロジック混載DRAMの製造方法を示す半導体基板の要部断面図である。 【図2】本発明の一実施の形態であるロジック混載DRAMの製造方法を示す半導体基板の要部断面図である。 20

【図3】本発明の一実施の形態であるロジック混載DR AMの製造方法を示す半導体基板の要部断面図である。 【図4】本発明の一実施の形態であるロジック混載DR AMの製造方法を示す半導体基板の要部断面図である。 【図5】本発明の一実施の形態であるロジック混載DR AMの製造方法を示す半導体基板の要部断面図である。 【図6】本発明の一実施の形態であるロジック混載DR AMの製造方法を示す半導体基板の要部断面図である。 【図7】本発明の一実施の形態であるロジック混載DR 10 AMの製造方法を示す半導体基板の要部断面図である。 【図8】本発明の一実施の形態であるロジック混載DR AMの製造方法を示す半導体基板の要部断面図である。 【図9】本発明の一実施の形態であるロジック混載DR AMの製造方法を示す半導体基板の要部断面図である。 【図10】本発明の一実施の形態であるロジック混載D RAMの製造方法を示す半導体基板の要部断面図であ

【図11】本発明の一実施の形態であるロジック混載D RAMの製造方法を示す半導体基板の要部断面図であ 20 る。

【図12】本発明の一実施の形態であるロジック混載DRAMの製造方法を示す半導体基板の要部断面図である。

【図13】本発明の一実施の形態であるロジック混載DRAMの製造方法を示す半導体基板の要部断面図である

【図14】本発明の一実施の形態であるロジック混載DRAMの製造方法を示す半導体基板の要部断面図である。

30 【図15】本発明の一実施の形態であるロジック混載D RAMの製造方法を示す半導体基板の要部断面図であ る。

【図16】本発明の一実施の形態であるロジック混載D RAMの製造方法を示す半導体基板の要部断面図である。

【図17】本発明の一実施の形態であるロジック混載DRAMの製造方法を示す半導体基板の要部断面図である

【図18】本発明の他の実施の形態であるロジック混載 40 DRAMの製造方法を示す半導体基板の要部断面図であ

【図19】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図20】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図21】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図であ 50 る。

る。

【図22】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図23】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図24】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図25】本発明の他の実施の形態であるロジック混載 10 DRAMの製造方法を示す半導体基板の要部断面図である。

【図26】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図27】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図28】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図29】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図30】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図31】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図32】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図33】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図34】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図35】本発明の他の実施の形態であるロジック混載 40 DRAMの製造方法を示す半導体基板の要部断面図である。

【図36】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図37】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

【図38】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図であ 【図39】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

22

【図40】本発明の他の実施の形態であるロジック混載 DRAMの製造方法を示す半導体基板の要部断面図である。

### 【符号の説明】

- 1 半導体基板
- 2 p型ウエル
- 3 n型ウエル
- 4 フィールド絶縁膜
- 5 ゲート絶縁膜
- 6 多結晶シリコン膜
- 7 窒化シリコン膜
- 8 フォトレジスト
- 9 n-型半導体領域
- 10 p-型半導体領域
- 11 サイドウォールスペーサ
- 20 12 n+ 型半導体領域
  - 13 p+型半導体領域
  - 14 シリサイド層
  - 15 窒化シリコン膜
  - 16 フォトレジスト
  - 17 n-型半導体領域
  - 18 窒化シリコン膜
  - 19 酸化シリコン膜
  - 20 第1のコンタクトホール
  - 21 シリサイド層
- 30 22 埋め込み配線
  - 23 酸化シリコン膜
  - 24 フォトレジスト
  - 25 第2のコンタクトホール
  - 26 窒化チタン膜
  - 27 タングステン膜
  - 28 窒化シリコン膜
  - 29 フォトレジスト
  - 30 シリサイド層
  - 31 シリサイド層


FG<sub>1n</sub> ゲート電極 (ロジック部のnチャネル型MIS FET)


FG<sub>1p</sub> ゲート電極 (ロジック部のpチャネル型MIS FET)


FG<sub>2n</sub> ゲート電極 (DRAM部メモリセルのメモリセル選択用MISFET)


- Qn nチャネル型MISFET
- Qp pチャネル型MISFET
- BL ビット線
- M1 第1層目のメタル配線


50





























【図40】

図 40

